sonsw1022 님의 블로그

DC plasmaDC plasma 생성 방식1) Anode와 Cathode 사이에 중성가스 주입2) 양 전극에 전압을 가해 자유전자와 중성가스가 충돌하며 플라즈마 생성3) 양이온이 Sheath Voltage에 의해 양이온이 Cathode에 가속되어 충돌 한계: 부도체 전극을 사용하면 전류가 흐르지 않아 Charging up(전하 쌓임)이고, Cathode에서 전자 방출이 방해되며 글로우 방전을 유지할 수 없음. 따라서 도체 전극을 사용해야함.RF plasmaRF plasma 생성 방식1) Anode와 Cathode 사이에 중성가스 주입2) 양 전극에 전압을 가해 자유전자와 중성가스가 충돌하며 플라즈마 생성3) 양이온이 Self-bias 현상으로 Sheath Voltage가 형성돼 양이온이 Cathode에..

Glow Discharge(글로우 방전)RIE 식각에서 플라즈마 생성 메커니즘.1) 챔버내의 자유전자가 외부 전기장에 의해 가속2) 가속된 자유전자가 주입된 중성기체에 충돌하며 이온화3) 이온화된 양이온이 self-bias effect로 생긴 cathode sheath에 의해 기판과 충돌4) 2차 전자 발생5) 더 많은 자유전자로 플라즈마 생성 Paschen's law(파센 법칙)플라즈마 방전을 일으킬 수 있는 조건인 전압, 압력 전극 재료에 따른 상관성. 방전개시전압(V)=Ks x P x d (Ks : 기체상수, P : 압력, d : 전극 간격)=> 저압에서 플라즈마 방전 유리  d일정1) V극저압에서는 기체원자의 주입량이 적어 기체압력이 작아, 자유전자와 충돌할 확률이 작아 이온화가 어려움.따라서 높..

Sheath챔버 내에서 플라즈마 발생 시 벽면 혹은 전극 표면과 플라즈마 사이의 경계가 생겨 potential drop이 생기고, 양이온이 전극(음극)에 가속.발생 원인: 플라즈마의 구성인 전자와 양이온의 mobility 차이로 인해 전자가 벽면 혹은 전극에 더욱 빨리 도달하여 소실되며 대전. 이로 인해 전극과 플라즈마 사이에 경계가 생기게 되고, 플라즈마 에너지와 음극 사이에 포텐셜 차이가 커짐.  Self-bias effectRF 플라즈마에서 생기는 현상으로, 전자가 전극에 쌓이며 더욱 강한 전기장을 형성하며 양이온이 가속.발생 원인: RF 주기 동안 전자는 먼저 전극에 도착하며 쌓이지만 양이온은 느려서 전극에 쌓이지 못함. 전자가 쌓이게 되며 강한 전기장을 형성함. 특히 음극이 양극보다 전극의 면적..

Micro loading effectHigh aspect ratio 패턴을 식각할 때 byproduct가 원할히 배출되지 않아 식각이 잘 되지 않는 현상.Depth가 깊을수록 자주 발생. 해결1) 챔버 내부를 저압으로 유지해 byproduct의 mean free path를 증가시켜 제거 원활방법: 가스(Positive ion gas, Radical gas) 주입과 잔여 gas or byproduct vent 속도를 조절하여 저압 환경 조성2) 가스 유속을 빠르게 하여 챔버 내 가스 분포를 균일하게 하고 byproduct 빠르게 제거방법: 가스 주입 속도를 증가시켜 반응물과 생성물의 교체 활발, vent 속도를 증가시켜 신속하게 제거 => 정리하자면, 가스 주입을 빠르게 하되, 저압 유지를 위해 vent ..

기존 식각(Bosch Process)물리적 식각의 장점(비등방성)과 화학적 식각(고선택비)의 장점을 모두 갖춘 이온 식각 (RIE, Reactive Ion Etching)을 주로 사용함. 증착을 통해 보호층 역할을 하는 폴리머를 형성하는 과정(sidewall passivation)을 추가하여 등방성 식각을 억제. 문제점: 식각 부위가 좁은 부분은 부산물이 원활히 배출되지 않아 선택비를 낮추는 Micro Loading Effect 가 발생. 이를 해결하기 위해 폴리머의 사용량을 줄이면 고종횡비(high aspect ratio) 식각이 어려워지는 Trade Off 의 관계. 해결책: Micro loading effect가 발생하지 않으며 high aspect ratio 식각이 가능한 공정=>  극저온식각 극..

증착 공정: 반도체 공정에서 필요한 특성을 갖는 박막을 쌓아 올리는 공정과정: nucleation -> nuclei(island growth) -> continuous film gas molecule이 substrate에 adsorption되어 돌아다님다른 molecule과 부딪히고 서로 뭉치며 nucleation됨박막에 고정돼 성장해 island가 되고 다른 island와 합쳐짐균일한 continuous 박막 형성 증착 parameterStep Coverage: profile의 수평 방향 대비 수직 방향 증착 두깨 비율    Aspect Ratio: trench 혹은 via의 너비 대비 깊이 => high aspect ratio일 수록 균일한 증착이 어려움    PVD(Physical Vapor Dep..

금속 배선 공정: 외부에서의 전기적 신호가 잘 전달되도록 반도체 회로 패턴에 따라 금속선을 연결하는 작업 금속 배선 구성contact: 전기적인 신호를 받거나 내보냄Interconnect: 서로 다른 소자 간의 연결선Via: 금속 물질이 채워지는 통로Metal plug: 금속으로 via를 채움 금속 배선 조건1.웨이퍼와의 부착성 우수2. 낮은 전기 저항 => 높은 성능이 요구되면서 더욱 낮은 비저항 물질 필요성 증가 3. 열적, 화학적 안정성4. 패턴 형성의 용이성 => 공정 복합도가 낮아야하며, 제어 가능해야함5. 높은 신뢰성6. 낮은 제조 가격 알루미늄(Al)장점1. 높은 전기전도도2. 좋은 접착력3. 증착, 식각 공정 난이도 낮음4. 낮은 접촉 저항5. 가격 저렴 공정 과정: Al 증착 -> PR ..

DopingSi기판에 13족(p형 도핑) or 15족(n형 도핑) 원소를 도핑해 자유전자 or 정공을 생성.=> 반도체에 전기적 특성을 좋게함 1. (Thermal) Diffusion열 에너지로 dopant 입자를 Si 기판 안으로 diffusion 시켜 도핑과정1) Pre-deposition: 800~1000°C에서 dopant를 기판 위에 얇게 증착2) Drive in: 1000~1200°C에서 dopant를 Si기판 안으로 diffusion 시킴3) Activation: 온도를 살짝 더 올려 Si 원자와 dopant사이에 bond를 형성 특징1. Diffusion mask로 SiO2 or Si3N4 사용(PR은 고온 공정에서 사용 불가)2. vertical한 diffusion 뿐만 아니라 later..

Dry Etch1) DielectricSiO2 식각 플루오린이 포함된 gas로 식각(fluorocarbon gas)Contact hole(Si-Metal) 또는 vias(Metal, Metal)를 만들기 위해 식각 진행 Etch gas: Ar => physical etching                CF4 => F radical, high etch rate but poor selectivity(Si vs SiO2)                CHF3 => high rate of polymer formation(wall shield)                *C to F ratio가 커질수록 wall shield가 잘 생기므로 selectivity 좋아짐                but F ra..

식각공정(Etch): 화학적(chemical) 또는 물리적(physical)으로 기판을 선택적으로 제거                          Target: Silicon, Insulator(Oxide, Nitride), Metals, Polymer(PR)                          종류 -> 건식 식각(Dry etch), 습식 식각(Wet etch) Dry Etch: Plasma를 발생시켜 기판과 충돌시키며 물리적 혹은 화학적으로 식각               특징 -> anisotropic(이방성) 식각, 미세 선폭에 사용Wet Etch: Liquid chemical을 사용해 화학적으로 식각               특징 -> isotropic(등방성) 식각, 미세 선폭 불가능..